* Dipendenza dai dati: L'istruzione successiva dipende dal risultato dell'istruzione precedente. Ad esempio, un'istruzione di addizione non può essere eseguita finché i due numeri da sommare non sono stati caricati nella CPU.
* Conflitto di risorse: L'istruzione successiva necessita di una risorsa attualmente utilizzata dall'istruzione precedente. Ad esempio, due istruzioni non possono accedere contemporaneamente alla stessa posizione di memoria.
* Previsione errata del ramo: La CPU prevede che un'istruzione di salto andrà in una direzione, ma in realtà va nella direzione opposta. Ciò può far sì che la CPU recuperi ed esegua istruzioni errate.
Gli stalli della pipeline possono avere un impatto significativo sulle prestazioni. Riducendo il numero di stalli della pipeline, la CPU può migliorare il throughput e l'efficienza.
hardware © www.354353.com